Title of Invention: Synthesizing Process for Image Display Signal

Japanese Patent Application Laid-open Publication Number:

Sho 59 No. 128590

Publication Date: July 24, 1984

Priority Country: Japan

Application Number: Japanese Patent Application

Sho 58 No. 4820 GROUP 2700

RECEIVEL

OCT 1 4 1999

Application Date: January 14, 1983

Applicant: K.K. Namco


Number of Other Applicants: (0)

Number of Other Inventors: (0) Inventor: Tôru OGAWA

Int. Cl³.: G09G 1/06; A63F 9/22; G06F 3/14

Fig. 5 shows a block diagram of an apparatus Configuration: utilized for operating a synthesizing process for an image display signal. In this apparatus, background signal a and foreground signal b are selected by multiplexer 16 in accordance with predetermined timing chart, then, input into line-buffer memory 10, and subsequently written as image information in sequence into predetermined address designated by means of address counter 14. Here, setting of the address c by the address counter 14 is done by horizontal position data d. Subsequently, the image information written into the line-buffer memory 10 is read out as operation starts and latched from addresses in sequence from the smallest numbered one in synchronism with raster image scanning of CRT by means of latch circuit, the image information is input as image display signal into signal processing circuit 24. signal input into the signal processing circuit is subject to predetermined image processing, and subsequently displayed onto Here, switching between background write-in process and foreground write-in process is performed by preset switch e and reset switch f. In the process of Fig.5, the most significant feature is that the background signal a and the foreground signal b can be synthesized in the line-buffer memory 10. In this respect, writing-in of the background signal a as well as foreground signal b is performed in accordance with the following steps: firstly,

writing-in of the background signal a is carried out so that image information including background signal ${\bf a}$ as well as foreground signal b already written into each address of line-buffer memory 10 is read out and subsequently is output as image display signal, while background signals a to be displayed for each respective address in next horizontal scanning are sequentially written in, thus writing-in of the background signal a is carried out during reading out of image information from the line-buffer memory 10 and writing-in process of the background signal a. In these processes, the background signal a is selected by multiplexer 16 from sample write-in section signal \mathbf{g} and is input into the line-buffer memory 10. Meanwhile, writing-in of the foreground signal b is carried out by foreground signal write-in process which writes predetermined respective signal into each necessary address of line-buffer memory 10 superimposed into the abovementioned image information, after the above-mentioned image information read-out and background signal writing-in process. repeating the aforementioned processes, synthesized Вy information by superimposing the foreground signal b onto the background signal a is sequentially written-in on the line-buffer memory 10, and the image information is subsequently sequentially read out by following image information and read-out background information writing-in processes, and subsequently, synthesized from background and foreground is displayed onto the CRT.



(19) 日本国特許庁 (JP)

・ ⑪特許出願公開

⑩ 公開特許公報 (A)

昭59—128590

DInt. Cl.3

識別記号

庁内整理番号

❸公開 昭和59年(1984)7月24日

G 09 G 1/06

7923-5C

発明の数

A 63 F 9/22 G 06 F 3/14

B 8102-2C 7060-5B

1 審査請求 未請求

(全 12 頁)

◎映像表示信号の合成方法

願 昭58-4820

@特 図出

願 昭58(1983)1月14日

79発明 者 小川徹

東京都大田区多摩川2丁目8番

5号株式会社ナムコ内

の出 願 人 株式会社ナムコ

東京都大田区多摩川2丁目8番

5号

砂代 理 人 弁理士 吉田研二 外1名

朙 細

発明の名称

映像表示信号の合成方法

特許請求の範囲

(1) ラインパツファメモリの各番地に費込まれ ている背景信号及び前景信号を含む映像情報を読 出し映像表示信号として出力するとともに当該番 地毎に背景信号を順次費込みながらラインバッフ アメモリをアクセスする映像情報読出及び背景書 込工程と、

所定の前景信号をラインパッファメモリの必要 な各番地に神込む前景書込工程と、

を含み、ラインパツファメモリ内にて背景及び 前景信号の両者を合成可能にしたことを特徴とす る映像表示信号の合成方法。

(2) 特許請求の範囲(1)記載の方法において、複 数のラインパッフアメモリを用い、各ラインパッ ファメモリへの映像情報既出及び背景好込工程と 前景書込工程とを交互に行うことを特徴とする映 像表示信号の合成方法。

3. 発明の詳細な説明

産業上の利用分野

本発明は映像表示信号の合成方法、特に背景信 号と前景信号の両者を合成する映像表示信号の合 成方法に関する。

従来技術

従来より、複数の映像を合成しこれをCRT上 に表示する信号の合成方法が周知であり、例えば 第1四に示すごとく、道路を表わす背景100上 に 車両を表わす前景 1 1 0 を重ね合せ両者を合成 した映像120をCRT上に表示することができ るため、各種の映像装置に幅広く用いられている。

このような映像の合成は、背景100及び前景 110の水平走査信号成分を C R T の ラスター 走 査に同期して合成することにより行われる。

第2図にはこのような信号の合成を行う従来の 信号合成装置が示されており、この信号合成装置 は、ラインパッファメモリ10及び合成回路12 を用い、前祭信号を一旦ラインパッファメモリ 10

特開昭59-128590(2)

内に記憶しておき、このラインパッファメモリ 10 に記憶された前景信号を銃出し合成回路 1 2 にて. 背界信号と合成している。

ここにおいて、前記ラインパッフアメモリ10は、CRTの前投用の一水平走査信号成分を記憶する高速メモリであり第3図に示すごとく、使用するCRTの水平方向画紫に対応した番地を0番地からn番地まで有している。第4図には、従来のラインパッフアメモリ10の春込院出作用が示され、番込区間信号が「H」の状態で入力される前景信号をCRTの表示位置に対応した所定番地、例えばk~k+2の範囲の番地に巷込まれる(a)。

力し、映像検出回路 2 0 がラッチ回路 1 8 からの前景信号の出力を検出した際にのみ背景信号に変え前景信号を選択的に出力している。このようにして、この合成回路 1 2 は、背景信号上に前景信号を重ね合せた映像信号を合成し、信号処理回路 2 4 に向け出力している。

従つて、このような装置を用い、例えば第1図に示すごとき車道を表わす背景100を背景信号としてマルチプレクサ22に入力し、また前記背景の車道上を走行する車両を表わす前景110を前景信号としてマルチプレクサ16に入力すれば、両信号はCRTのラスタ走査に同期して順次合成され、CRT上には車道上を走行する車両を表わす映像120を表示することができる。

しかし、このような従来の装置では、信号の合成に多くの回路を必要とし、装置全体が複雑となりしかも高価となる欠点があつた。

発明の目的

本発明は、このような従来の課題に鑑みなされ

このようにして情報が試出されると、 統出された情報は最早不要となるため、第4 図に示す信号消去のタイミング(c)に合せて、 各番地にはマルチプレクサ16を介して消去信号が構込まれ、 先に書込まれた情報が順次クリアされていく。 第4 図において、 a は前景信号登込時間、 b は前景信号登込時間、 c は消去信号登込時間を表わしている。

そして、このようにしてラインバッフアメモリ 1 0 から 統出される情報は1 街地ずつラッチ 回路 18 にラッチされ、その後前景信号として合成回路 12 に向け出力される。

この合成回路12は、一般にラッチ回路18から前景信号が出力されているか否かを検出する映像検出回路20と、この映像検出回路20の指示により前景信号又は背景信号の入力を選択的に出力するマルチプレクサ22には背景信号及でラッチ回路18から出力される前景信号の双方が入力されており、通常は背景信号を選択的に出

たものであり、その目的は、背景信号及び前景信号の両者を簡単かつ安価な装置を用いて合成する ことの可能な映像表示信号の合成方法を提供する ことにある。

発明の構成

上記目的を選成するため、本発明の方法は、ラインパンファメモリの各番地に審込まれている背景信号及び前景信号を含む映像情報を読出し映像表示信号として出力するとともに当該番地毎に次に表示する背景の背景信号を順次替込みながらラインパンファメモリをアクセスする映像情報説出及び背景替込工程と、

所定の前景信号をラインパッファメモリの必要な各番地に書込む前景書込工程と、

を含み、ラインパッフアメモリ内にて背景及び 前景信号の両者を合成可能としたことを特徴とす る。

舆 施 例

次に本発明の好適な実施例を図面に基づき説明する。なお、前記第2図に示す従来例と対応する 部材には同一符号を付しその説明は省略する。

第 5 図には本発明の映像表示信号の合成方法を 適用する装置の好適な実施例が示されている。

この装置においては、背景信号または前景信号が所定のタイミングチャートに従いマルチプレクサ 1 6 により選択されてラインバッフアメモリ 10 に入力され、アドレスカウンタ 1 4 により指定される所定の番地に順次映像情報として登込まれていく。

このようにして、ラインパッフアメモリ10に 都込まれた映像情報は脱出し動作に入ると説出されラッチ回路18によりCRTのラスタ画像走査 に同期して番号の若い番地から順番にラッチされ、 映像表示信号として信号処理回路24に入力される。このようにして、信号処理回路24に入力され れた信号はここで所定の映像処理を施され、CRT 上に表示される。

従つて、以上のような映像情報統出及び背景掛 込工程と、前景書込工程と、を順次繰返して行え ば、ラインパッファメモリ10内には背景信号上 に前景信号を重ね合せて合成した映像情報が順次 書込まれ、その映像情報は次の映像情報及び説出 背景書込工程にて順次統出され、背景及び前景を 合成した映像がCRT上に表示されることとなる。

第6図には本発明の方法の一実施例を示すタイミングチャートが示されている。 同図において、 a は前景信号書込時間、 d は合成信号節出時間、 e は背景信号書込時間を表わしている。

まず、映像情報院出及び背景苺込工程においては、 標体費込区間信号によりマルチプレクサ 1 6 にて背景信号が選択されラインバッファメモリ 10 に入力される。これと同時に、アドレスカウンタ 1 4 がリセットされラインパッファメモリ 1 0 の番地が、 番号の若い順から n 番地に向け、 0 番地、1 番地、 2 番地、…と順次指定されていく。

そして、このようにアドレスカウンタ14によりラインパッフアメモリ10の番地が指定される

本実施例の装置は以上の構成から成り、次にこの装置を用いて行う本発明に係る映像表示信号の合成方法について説明する。

本発明の特徴的事項は、ラインパッフアメモリ 10内にて背景信号及び前景信号の両者を合成可能としたことにある。

このため、本発明においては、ラインパッフアメモリ10内への背景信号及び前景信号の登込を次の手順に従つて行つている。

すなわち、背景信号の書込は、ラインパッフアメモリ10の各番地に既に群込まれている背景信号及び前景信号を含む映像情報を脱出し映像表示信号として出力するとともに当該番地毎に次の水平走査にて表示する背景信号を顧次群込みながらラインパッファメモリ10の映像情報 脱出及び背景郡込工程にて行われる。

そして、前祭信号の書込は、前記映像情報説出及び背景客込工程終了後、所定の前景信号をラインパッファメモリ10の必要な各番地に前記映像情報に重ねて書込む前景書込工程にて行われる。

と、指定番地からは既に奪込まれている映像情報が1番地毎に1サイクルの前半々において既出され映像表示信号として出力されるとともに、この映像情報の既出終了と同時に1サイクルの後半eにおいて当該指定番地にはマルチプレクサ16を介して入力される背景信号の審込が行われる。

本寒施例においては、アドレスカウンタ14の指示に従いラインパッフアメモリ10を0番地~ n 番地に向け映像情報を読出しまた背景をひみ n 番地迄のアクセスが終了した時点で映像情報説出及び背景な込工程を終了する。 従つて、この映像情報説出及び背景な込工程が終了すると、ラインパッフアメモリ10の各番地には例えば第7回に示すごとき背景信号が映像情報として記憶されることになる。

そして、この映像情報説出及び背景樹込工程が 終了すると、これと同時に前景樹込工程が開始される。

実施例においては、標体費込区間信号が「II」 になるとこの前常智込工程が開始され同時に、マ ルチプレクサ16が切替りラインパッフアメモリ10に前景信号を入力するとともに、アドレスカウンタ14により前景信号の書込番地が指定される。これにより、アドレスカウンタ14により指定された各番地には、前記背景信号に重ねて前景信号が音込記憶されることになる。前記アドレスカウンタ14のアドレス設定は水平位置データにより行なわれる。

従つて、例えば第7図に示すごとく、アドレスカウンタ14によりk番地~k+4番地の間が前景信号の書込番地として指定されると、これら名番地には新たに入力される前景信号が映像情報として順次書込記憶されることになる。

このようにして、前記書込工程が終了すると、 ラインパッファメモリ 1 0 の各番地内に記憶され ている情報は背景及び前景信号の両者を合成した 情報となる。

従つて、本発明の表示信号の合成方法によれば、 車道等を表わす背景 1 0 0 を背景信号としてマル チプレクサ 1 6 に入力するとともに、車両を表わ

嵌め込み、あるいは、背景信号中の前景信号該当部のみを空け(無信号とし)ここに前景信号を嵌め込むことも可能であり、この様に画面作成上は背景信号と前景信号とが重ね合されない場合であっても、本発明の合成方法は適用される。

次に本発明の映像表示信号の合成方法を適用した具体的な実施例について説明する。

実施例1

本実施例の装置は、例えば第8図に示すような 背景上に第9図に示すような複数の移動機体から 成る前景を合成し、第10図に示すようなゲーム 画像を合成するものである。

第11図にはこのような映像の合成を行う本実 施例の映像表示回路が示されている。

実施例の装置では、CRTの水平走在期間に合せて映像情報配出及び背景群込工程を行い、背景信号出力回路30から第8図に示す背景を装わす背景信号をマルチプレクサ16に入力するとともに、CRTの水平帰線消去期間に合せて前景特込工程を行い、前景信号出力回路32から例えば第

す前 景 1 1 0 を前景信号として同様にマルチプレクサ 1 6 に入力すれば、これら背景及び前景信号はラインパッファメモリ 1 0 内にて合成され、

CRT上には前記背景100及び前景110が合成された映像120、すなわち前景100に描かれた車道上を前景110に終わされた車両が走行する映像をCRT上に表示することができる。

このように、本発明の映像表示信号の合成方法によれば、ラインパッファメモリ10内にて背景及び前景信号の両者を合成することができるため、第2図に示す従来装置に用いられていた合成回路12が不要となり、信号の合成を簡単でかつ安価な装置を用いて行うことが可能となる。

尚、本発明においては背景信号が無信号の場合も含まれ、この場合には実際上背景信号と前景信号との重ね合せは行われず、単に所定の前景信号をラインベッファメモリの必要な各番地に審込みこれを読出すのみで映像表示信号を作成することができる。例えば、背景信号が表示面而全域にはなく、この空き部分(無信号部分)に前景信号を

9 図の前景を表わす前景信号をマルチプレクサ 16 に向け入力している。

ここにおいて、実施例の装置で使用される前景はゲームを構成する複数の移動標体を表わすものであり、これら各移動標体はその種類、個数及び表示位置がゲームの進行に合せて随時変化するものである。

これに対し、実施例の装置で使用される背景は 既にその内容が定められており、前述した前景に 合せた背景が、背景メモリ 3 1 内に記憶されてお り C R T の走査のタイミングに合せて背景信号出 力回路 3 0 を介して出力される。

以下に、実施例に用いられる回路について詳述する。

(1) 標体メモリへの情報の設定

CRT上に所定の背景及び前景を合成したゲーム画像を表示するにあたり、その前景情報、すなわち移動標体を表わす情報を設定してやることが必要となる。

実施例の装置においては、プログラムメモリ 36

特開昭-59-128590 (5)

そして、CPU34は各標体1~nについての前記4種のデータを、上記プレーヤーからの入力信号 Siあるいはプログラムメモリ36からのプログラム信号に基づいて、データバス38a及び下ドレスバス38bを介して標体メモリ40に1 画面を構成する全ての標体について費込記憶させる。 この費込は、標体メモリ40への群込の開始に伴いCPU34からスイッチ42に向け群込信号 には C P U 3 4 から出力される群込アドレスに従い各標体毎に、すなわち標体 1 、標体 2 、 … 標体 n 毎にデータが書込記憶される。
(2) ラインパッファメモリへの背景信号の書込前述したごとく、移動標体を表わす映像情報がラインパッファメモリ 1 0 へ設定され媒体費込区間信号が「L」になると、前記映像情報競出及び

背景書込工程が開始される。

S. を出力し、スイッチ 4 2 にCPU3 4 何のァド

レスを選択させることにより開始される。そして

このようにスイッチ 4 2 により C P U 3 4 かち出

力されるアドレスが選択されると、標体メモリ40

すなわち標体書込区間信号が「Uにきりかわり CRTの水平走査が開始されると、これと同時にア ドレスカウンタ14は後述する同期信号発生回路46か ら出力されるリセット信号によりリセットされライン パッフアメモリ10の番地が0番地から順に n 番地に 向け、0番地、1番地、2番地、…と指定されていく。 このようにしてラインパッフアメモリ10の各番地が 指定されると、指定された各番地からは既に ひまれ

ている映像情報が脱み出されこれと同時に背景信号出力回路 3 0 からマルチプレクサ 1 6 を介して当該指定番地に次に表示する背景信号が禁込まれる。 そしてラインパッファメモリ 1 0 より 読み出された映像情報はラッチ回路 1 8 によりラッチされ映像表示信号として、信号処理回路に向け出力される。

このような映像情報読出及び背景 (登込はラインパッファメモリ 1 0 の 0 番地から n 番地に向け各番地 年 に行われるため、ラインパッファメモリ 1 0 の各番地に記憶されている背景及び前景から成る 走 査線 1 本分の映像情報は C R T 上にラスター 画像表示され、これと同時にラインパッファメモリ 1 0 の各番地には背景信号出力回路 3 0 から出力される次に表示する背景信号が書込記憶されることになる。

(3) ラインパッフアメモリへの前景信号の啓込 前述したごとく、ラインパッフアメモリ10内 に前景信号が報込まれ、標体容込区間信号が「H」 になると、次にラインパッフアメモリ10に対す る前景書込工程が C R T の水平熔線消去期間に合せて行われる。すなわち、先に喪込まれた背景の必要な番地に前景信号が登込まれて行く。

実施例の装置においては、このような装置内に組込まれた各メモリへの独込又は続出、その他の全体的な制御を行うため、同期信号発生回路46が設けられており、この発生回路46はクロックは、プリセット信号、リセット信号、標体等込区間信号、等その他、通常のカラーテレビジョンの映像表示に伴う信号に対応する同期信号(垂直及び水平同期信号)、消去信号E、複合プランク信号B、複合同期信号Cを出力している。

そして、前述した様に標体メモリ40への標体 1 ~標体 n のデータの 書込が終了すると、 C P U 3 4 からスイッチ42に入力される春込信号 S₂が オフされ、スイッチ42が同期信号発生回路 4 6 から出力される統出アドレスを選択する。

このように、スイッチ42は、CPU34から 費込信号 S₂の入力があつた時はCPU側の枠込て ドレスを選択し、CPU34からの登込信号 S₂ が

特開昭59-128590 (6)

オフされた時は同期信号発生回路 4 6 から出力される統出アドレスを選択し、標体メモリ 4 0 に入力する。この標体メモリ 4 0 の普込または 説出アドレスは、いずれの場合にも標体設別番号 1 ~ n に対応している。

ことにおいて、この標体信号出力回路 3 2 は、 標体の垂直位置データ D₁ と同期信号発生回路 4 6 より出力される垂直同期信号により次にその標体 が表示可能か否かを判定し、表示可能と判定した 場合には標体審込信号をラインパッフアメモリ 10

のみ 群込が 行われ、透明部分の 群込は 行われない。(4)表示信号の合成完了

以上のように、背景信号出力回路 3 0 から出力される第 8 図に示す背景信号が映像情報 説出及び背景替込工程にてラインパッファメモリ 1 0 内に背景が費込まれ、これに続いて前景信号が前景 音込工程にてラインパッファメモリ 1 0 の必要な各番地に前記映像情報に重ねで替込まれ、ラインパッファメモリ 1 0 内にて背景及び前景信号の両者が合成されることになる。

(5) ラインバッフアメモリからの映像情報の読出

このようにして、ラインパッフアメモリ10内における信号の合成が行なわれ、標体書込区間信号が「H」から「L」へ切りかわると、次回の映像情報読出及び背景書込工程が開始され既に書込まれた映像情報の読出と新たな背景の書込が開始される。

ここにおいて、ラインパツフアメモリ10から の映像情報の説出は、同期信号発生回路46から に向け出力する。これと同時に、該機体のデータを前景信号としてマルチプレクサ 1 6 を介してラインパツファメモリ 1 0 に入力し、アドレスカウンタ 1 4 内に垂平位置データ D, によりプリセットされた所定アドレスに普込む。

また、標体信号出力回路 3 2 が、その概体が表示できないと判定した場合には、概体書込信号を出力せず、次の概体が表示可能か否かの判定に移項する。

出力されるリセット信号によりアドレスカウンタ14がリセットされた後、クロック K に 同期して番号の若い番地から順に 0 番地、 1 番地、… と n 番地に向け各番地毎に行なわれる。 そして、 読出された情報は一担ラッチ回路 1 8 でラッチされた後映像表示信号として信号処理回路 2 4 に入力する。

実施例において、このようにして説出される情報は色彩を\$0万至\$Fの16進表記をもつて表わされている。このため、実施例の信号処理回路24では、予めこれら16進表記と対応する色情報が入力されているカラーROM24aを有しており、ラッチ回路18から入力される信号をあたしてこれと対応する色信号をカラーROM24aから説出し、DA変換回路24bを介してCRTに入力する。

これにより、CRT上には、第8回に示す背景 及び第9回に示す前景が合成された第10回に示 すカラー映像が表示されることになる。

なお、このようにしてラインパッファメモリ 10

特開昭59-128590 (プ)

から背景及び前景信号の合成情報の読出が行われる映像情報既出及び背景書込工程においては、背景信号出力回路 3 0 から出力される次回走査用の背景信号がラインパッファメモリ 1 0 に同時に登込まれている。

なお、第11図に示す前記実施例では、アドレスカウンタ14及びラインパッフアメモリ10を単に1組しか設けていないため、ラインパッフアメモリ10内への前景信号の暫込を行う前景書込工程がCRTの水平帰線消去期間内に限られてしまう。

この C R T の水平帰線消去期間は比較的短時間であるため、この水平帰線消去期間内にラインパンファメモリ 1 0 内へ な込記憶できる移動標体に関するデータも比較的限定されたものとなってしまい、この結果、 C R T 上には水平帰線消去期間によって限定される個数の移動標体しか表示できないことになる。

このような問題は、ラインパッファメモリ及び アドレスカウンタを少くとも 2 組設け、各組のラ

10に対する前景な工程とを同時に行うことを可能とするものである。

従つて、本実施例の装置によれば、ラインパッファメモリ10への前景信号の書込がCRTの水平場線消去期間内に限定された前記実施例の装置に比し、前景の書込時間を水平場線消去期間に比し、比較的長時間である水平走査期間の分だけ余分にとることができるため、1回の前景な込動作でラインパッファメモリ10に登込む情報量が振めて多くなり、従来の装置に比しCRT上に多くの移動機体を表示することができる。

ここにおいて、実施例の装置では各ラインバッファメモリ10A、10Bを交替的に使用するため、各ラインパッファメモリ10A、10Bの入力段に入力選択用のマルチプレクサ16A、16Bをそれぞれ設け、かつその出力段にマルチプレクサ62を設けている。

これら各マルチプレクサ16A、16B、62は、同期信号発生回路46からCRTの水平走査に同期して出力される切替信号Pに応じてその入

インパッファメモリに対する映像情報 統出及び背景 書込工程と前景 書込工程とを標体 書込区間 信号 に同期して交互に切替ることにより解消することが可能であり、以下にその好適な 実施例を説明する。

実施例2

第12図には本発明に係る映像表示信号の合成方法を適用する好適な実施例が示されており、第13図及び第14図にはそのタイミングチャートが示されている。第13図において、0S、1S、2S、3S、…は水平走査期間を、そして1B、2B、3B、…は水平帰線消去期間を示している。

実施例の装置は、アドレスカウンタ14及びラインパッフアメモリ10を2組設け、各組のラインパッフアメモリ10に対する映像情報脱出及び背景番込工程と前景番込工程とを図13に示す、切替え信号Pにより交互に切替、これにより、少くともCRTの水平走査期間内で一方の組のラインパッフアメモリ

出力端子をラインバッファメモリ10 A 側にまたラインバッファメモリ10 B 側に交互に切替るようになつている。

従って、図13に示す様に本実施例の装置では、ラインパッファメモリ10Aに対し映像情報 説出及び背景 ひ工程が行われている場合には、他の組のラインパッファメモリ10Bに対し前景 並込工程が行われ、これとは逆にラインパッファメモリ10Bに対する映像情報 読出及び背景 春込工程が行われている場合にはも5 一方のラインパッファメモリ10Aに対し前景 横込工程が行われることになる。

以上の工程の切りかえはアドレスカウンタ 70A、70Bのプリセット、リセットを切りかえるプリセット用スイッチ 72及びリセット用スイッチ 74 によつて行なわれている。

このように本実施例の装置では、ラインパッフアメモリ10Bに対する前景 む 込工程を充分な時間的余裕をもつて行うことができるため、1回の前景 型 込工程にて多くの移動機体の 登込を行うこ

特開昭59-128590(8)

とが可能となる。

なお、前記実施例1の装置では背景が固定されているが、この実施例2の装置では、プログラムメモリ36内にCPU34の指示に従い背景信号を出力するプログラムがセットされており、該プログラムに従い背景メモリ31内に背景に関するデータ信号及びアドレス信号が入力されている。このため、本実施例の装置では、前景と対応したあるいは前景と係りなく所望の背景をCRT上に表示することができる。

なお、前記実施例 1、実施例 2 においてはいずれもピデオゲームにおける移動概体を前景信号として背景信号に合成するものを示したが、本発明の映像表示信号の合成方法はこれに限らず、各種の背景及び前景信号の合成に幅広く用いることが可能である。

発明の効果

以上説明したように、本発明の方法によれば、背景及び前景信号の両者の合成をラインパッファ

脱明図、

第11図は本発明の方法をビデオゲームに適用 した場合の装置を示す回路図、

第12図は本発明の方法をビデオゲームに適用 する他の装置を示す回路図、

第13及び14図は第12図に示す装置のタイミングチャート図である。

- 10…ラインパツファメモリ、
- 3 0 … 背景信号出力回路、
- 3 2 … 前景信号出力回路、
- 100…背景、
- 1 1 0 … 前景、
- 120…合成された映像。

代理人 弁理士 吉 田 研 二 (外1名)

メモリ内にて行うことができるため、背景及び前景の合成に用いる装置を簡単な構成でかつ安価なものとすることが可能となる。

4. 図面の簡単な説明

第1図は合成される映像の説明図、

第 2 図は従来の映像表示信号の合成装置の回路 図、

第 3 図は第 2 図に示す装置に用いられるライン
パッファメモリの説明図、

第 4 図は第 2 図に示す従来装置のタイミングチャート図、

第 5 図は本発明の映像表示信号の合成方法を返 用する装置の好適な実施例を示す回路図、

第6図は第5図に示す装置のタイミングチャート図。

第 7 図は第 5 図に示す ラインパッフアメモリ 10 の説明図

第8図及び第9図は互いに合成される背景及び 前景の説明図、

第10図は第8図及び第9図を合成した映像の


第 | 図









第 2 図





第 3 図




第 4 図










第 8 図





凶





第 10 図



